ファーウェイが「LogicFolding」技術発表、2031年に1.4ナノチップ量産でTSMCとの差を3年に短縮

ファーウェイは5月25日、独自の「LogicFolding（ロジック折り畳み）」技術により、2031年までに1.4ナノメートルの半導体量産を開始すると発表した。ファーウェイ半導体部門責任者のホー・ティンボー氏が明らかにしたもので、業界トップのTSMCが同製品の量産開始を2028年に予定しているため、両社の技術ギャップは現在の5年から3年に縮まる計算となる。

現状ではTSMCの技術水準と、ファーウェイおよび製造パートナーである中芯国際集成電路製造（SMIC）が量産可能な水準との間には約5年の差がある。アメリカ政府の半導体輸出規制により、ファーウェイはオランダASML製の最先端極端紫外線（EUV）リソグラフィ装置を入手できない状況に置かれている。

ファーウェイは2025年9月にも、Nvidiaの中国向け先端半導体販売停止により生じた空白を埋める形で、3年間の人工知能チップ開発ロードマップを発表していた。今回の発表は、EUV装置なしでも5ナノメートル以下の先端半導体を大量生産できる技術的経路を確立できるかどうかが業界の焦点となるが、アメリカの中国向け技術輸出規制の実効性そのものを揺るがしかねない内容として注目を集めている。